جامعة يونسي الكورية الجنوبية تطور مستقبلًا منخفض الطاقة لـ HBM بسرعة 14 جيجابت في الثانية

أخبار ar.wedoany.com، طور فريق بحثي من جامعة يونسي (Yonsei University) في كوريا الجنوبية مستقبلًا فائق الصغر ومنخفض الطاقة للغاية ومُحسَّنًا للذاكرة عالية النطاق الترددي (HBM)، بهدف زيادة سرعة نقل البيانات وتقليل استهلاك الطاقة.

في 16 يوليو، أعلن فريق البحث بقيادة البروفيسور بارك كوان-سي (Park Kwan-seo) من جامعة يونسي عن هذا الإنجاز. المستقبل هو دائرة كهربائية تُستخدم لاستقبال إشارات البيانات المدخلة والتمييز بدقة بين القيمتين الثنائيتين 0 و1، وهو قادر على كشف وتعويض أي انحراف (skew) أو تشوه طوري داخل الذاكرة، مما يساهم في ضمان نقل موثوق للبيانات. تم عرض هذه التقنية في وقت سابق من هذا العام خلال مؤتمر IEEE الدولي للدوائر المتكاملة ذات الحالة الصلبة (ISSCC) لعام 2026، ومن المتوقع أن تساهم في تحقيق نقل بيانات أكثر موثوقية لواجهات الجيل التالي من ذاكرة HBM.

الانحراف (Skew) يشير إلى الاختلاف في زمن وصول الإشارات بين قنوات البيانات الفردية للذاكرة. الطور (Phase) يمثل العلاقة الزمنية بين إشارة البيانات والساعة المرجعية المستخدمة لقراءة تلك الإشارة، بينما يشير انجراف الطور (Phase drift) إلى التحول التدريجي لهذه العلاقة الزمنية بمرور الوقت. تنتج هذه التأثيرات بشكل رئيسي عن تغيرات درجة الحرارة والجهد أثناء تشغيل أشباه الموصلات، وقد تؤدي إلى أخطاء بتية. تزداد مشاكل التوقيت مع زيادة عدد قنوات البيانات. تستخدم ذاكرة HBM عددًا أكبر من منافذ الإدخال/الإخراج (I/O) مقارنة بالذاكرة التقليدية لتحقيق نطاق ترددي أعلى؛ فعلى سبيل المثال، تحتوي HBM4 على 2048 منفذ I/O، بينما تحتوي ذاكرة DDR5 القياسية على حوالي 32 منفذًا لكل قناة. توفر هذه العدد الكبير من منافذ I/O النطاق الترددي للبيانات اللازم لدعم الحوسبة عالية الأداء للذكاء الاصطناعي (AI).

يدعم المستقبل الفوري الذي طوره فريق البحث سرعة نقل بيانات تصل إلى 14 جيجابت في الثانية (Gbps) لكل منفذ I/O من منافذ HBM. تم تصنيع هذا المستقبل بتقنية 28 نانومتر، ويستهلك فقط 0.163 بيكوجول (pJ) لكل بت من البيانات المعالجة، وتبلغ مساحة دائرته 0.00547 مليمتر مربع فقط. حقق الباحثون دقة عالية من خلال الجمع بين كاشف الطور المعتمد على النافذة الزمنية (TWPD) وتقنية المعايرة الذاتية لانحراف الجهد الخلفي. يعمل TWPD كمستشعر توقيت فائق الخفة، حيث ينشئ مسارًا للتيار بناءً على فرق توقيت ضئيل بين ساعتين مرجعيتين، ويقيس شحنة الإشارة الداخلة، ويساهم تصميمه البسيط في تقليل استهلاك الطاقة. تقوم تقنية معايرة الانحراف الخلفي بمقارنة نتيجتي أخذ عينات متتاليتين، مما يسمح بتحليل معلومات الطور ومعلومات الانحراف بشكل منفصل ومستقل. تواجه الطرق التقليدية صعوبة في التمييز بينهما، حيث أن كلاهما مدمج في نفس مخرج المستشعر.

كان تتبع الطور الفوري متاحًا سابقًا في مستقبلات الاتصالات السلكية، لكن استهلاكه العالي للطاقة ومساحة دائرته الكبيرة حدَّا من تطبيقه في ذاكرة HBM. تعتمد مستقبلات HBM الحالية عادةً على عملية تدريب (training) لمحاذاة التوقيت عند تشغيل الذاكرة أو النظام لأول مرة. عند حدوث انجراف طوري أثناء التشغيل، يجب إيقاف نقل البيانات مؤقتًا للسماح للنظام بإعادة التدريب ومحاذاة التوقيت، مما يعطل نقل البيانات عالي السرعة ويقلل من النطاق الترددي الفعال. صرح البروفيسور بارك بأن ذاكرة HBM الحالية تستخدم بنية تكديس ثنائية الأبعاد فائقة الكثافة مع 2048 قناة، ونظرًا للقيود المكانية، يصعب دمج مستقبل فوري مخصص لكل قناة. وأضاف أن الطريقة الأكثر ترجيحًا للتنفيذ التجاري هي تجميع حوالي 32 قناة تحت مستقبل واحد، لتشكيل بنية أكثر كفاءة. وأشار إلى أن تحقيق هذه الطريقة يتطلب المزيد من الأبحاث على مستوى تصميم بنية الرقاقة والتسويق التجاري.