أخبار ar.wedoany.com، قدم فريقان بحثيان من كوريا واليابان، خلال ندوة IEEE حول الدوائر فائقة السعة (VLSI)، مقترحين لتكديس رقائق الذاكرة DRAM بشكل جانبي، في محاولة لتجاوز مشكلتي الحرارة الزائدة وضيق عرض النطاق اللتين تواجهان ذاكرة النطاق الترددي العالي (HBM).
تعتمد ذاكرة HBM المستخدمة حالياً في وحدات معالجة الرسوميات (GPU) بمراكز البيانات على تكديس عدة طبقات من رقائق DRAM عمودياً على ركيزة، مع نقل البيانات والطاقة عبر ثقوب السيليكون النافذة (TSV). وتتميز المواد المالئة للفجوات بين الرقائق بموصلية حرارية أقل بكثير من ركيزة السيليكون، مما يعيق انتقال الحرارة نحو المشتت الحراري للغلاف. ومع زيادة عدد الطبقات المكدسة، لا تتفاقم مشكلة الحرارة فحسب، بل تستهلك ثقوب TSV مساحة أكبر من خلايا التخزين، مما يؤدي إلى تفاقم التناقض بين سعة التخزين وعرض النطاق.
ولمواجهة هذه القيود، سلك الفريق الكوري مساراً مبتكراً. فقد طرح مختبر البروفيسور كوون جي-مين من جامعة أولسان الوطنية للعلوم والتكنولوجيا (UNIST) بالتعاون مع فريق البروفيسور كيم سونغ-جو من جامعة هانبات الوطنية، مقترحاً أطلق عليه اسم V-Die. يقوم هذا المقترح على تكديس رقائق DRAM بشكل جانبي عمودي، مع إدخال قنوات تبريد دقيقة باستخدام الموائع بين الرقائق. وأظهرت المحاكاة أنه عند استخدام تقنية التبريد السائل المباشر (DLC)، تنخفض درجة الحرارة القصوى للتكديس V-Die إلى حوالي 45 درجة مئوية، وهي أقل بكثير من ذروة درجة حرارة HBM4 التي تتجاوز عادة 80 درجة مئوية. وبفضل الاستغناء عن ثقوب TSV والرقائق الأساسية، يمكن استخدام الجدار الجانبي الكامل لكل شريحة المواجه للوسيط (Interposer) في توصيلات الإدخال/الإخراج (I/O)، ليصل عدد نقاط التوصيل إلى أربعة أضعاف ما هو عليه في HBM4. وأظهرت المحاكاة المستندة إلى مواصفات JEDEC لـ HBM4 أن عرض النطاق الذروي لبنية V-Die يزيد بمقدار 4.01 أضعاف عن HBM4، مع انخفاض زمن الوصول للقراءة بنسبة 37.2%. وفي اختبارات أعباء العمل الفعلية للذكاء الاصطناعي، أظهرت محاكاة تشغيل نموذج لغوي كبير بحجم GPT-3 (175 مليار معامل) على 8 عقد حوسبة من وحدات GPU، أن نظام V-Die يمكنه معالجة 540 رمزاً (token) في الثانية، مقارنة بـ 296 رمزاً لنظام HBM4 بنفس السعة، مما يحقق زيادة في إنتاجية فك التشفير بمقدار 1.82 ضعفاً؛ كما انخفض زمن معالجة الرمز الأول بنحو 32% (24 مللي ثانية). ويتوقع فريق البحث أن السرعة الإجمالية لـ V-Die تزيد بنسبة 82% مقارنة بـ HBM4. ويعمل الفريق حالياً على تطوير نموذج أولي للتحقق من الخصائص الحرارية والكهربائية.
أما الفريق الياباني، فركز على حل تحديات التكامل للتكديس الجانبي. فقد عرض باحثون من جامعة طوكيو وجامعة توهوكو ومعهد ريكين (Riken) مقترح MOSAIC. تخلى هذا المقترح عن طرق التوصيل الكهربائي التقليدية، واستعاض عنها بصنع ملفات حث مستطيلة الشكل بحوالي 80 ميكرومتراً في 240 ميكرومتراً على جانب واحد من رقائق الذاكرة، مع وضع ملفات مقابلة عمودياً على الركيزة، لنقل إشارات البيانات عبر الحث المغناطيسي. ونظراً لعدم حاجة الملفات إلى التداخل الكامل، تقلل هذه الطريقة من متطلبات اتساق سمك الرقائق. أما توصيلات الطاقة فتوضع على الجانب الجانبي لمكعب الذاكرة. صُمم MOSAIC ليتم تركيبه فوق وحدة GPU، حيث يدمج كل مكعب 98 شريحة، مما يوفر سعة تخزين تبلغ 294 غيغابايت، أي ضعف سعة HBM4 لنفس الحجم. ورغم عدم استخدام هيكل تبريد سائل، يمكن للحرارة أن تتبدد لأعلى عبر زعانف سيليكونية، مع التحكم بدرجة الحرارة القصوى ضمن 81.3 درجة مئوية. ويشير الفريق إلى أنه إذا تم تقليل سمك رقائق DRAM من القيمة التقليدية إلى 100 ميكرومتر، يمكن دمج 294 شريحة في نفس الحجم، لتصل السعة إلى 882 غيغابايت.
أشار جيمس مايرز، مدير المشاريع في مركز إيميك (Imec) البلجيكي لأبحاث الإلكترونيات الدقيقة، إلى أن مقترحات التكديس الجانبي تواجه تحديات تكامل عملية. فحتى الاختلافات الطفيفة في سمك رقائق DRAM، والتي قد تبلغ بضعة ميكرومترات فقط، يمكن أن تؤدي بعد التراكم عبر طبقات متعددة إلى عدم محاذاة مع وسادات اللحام على الركيزة. تم عرض المقترحات المذكورة أعلاه خلال ندوة IEEE حول الدوائر فائقة السعة (VLSI) الشهر الماضي.
