أخبار ar.wedoany.com، في السابع من يوليو بالتوقيت المحلي، كشفت شركة NVIDIA في مدونتها الرسمية عن بعض التفاصيل التقنية الأساسية لمعالج مراكز البيانات من الجيل القادم "Rosa CPU". من المقرر إطلاق هذا المعالج في عام 2028 ليتكامل مع معالج Feynman GPU، وسيعتمد على نوى داخلية جديدة كلياً تحمل الاسم الرمزي "Rigel"، والمبنية على مجموعة تعليمات Arm v9.2، مما يتيح تحقيق تحسن إضافي في أداء النواة الواحدة مع الحفاظ على نفس مساحة الرقاقة.
يأتي اسم معالج Rosa CPU تيمناً بالحائزة على جائزة نوبل في الفيزياء الأمريكية روزالين سوسمان يالو (Rosalyn Sussman Yalow)، وهو الجيل الثالث من خارطة طريق معالجات مراكز البيانات من NVIDIA، والمُحسّن بعمق خصيصاً لأعباء عمل "الذكاء الاصطناعي العاملي" (Agentic AI). تشير NVIDIA إلى أنه في العملية الكاملة لإنشاء ونشر الأنظمة العاملة بالذكاء الاصطناعي، يقع معالج CPU في المسار الحرج للاستدلال وزمن الاستجابة والتعلم. يتولى CPU تنفيذ المهام التي يصدرها نموذج الذكاء الاصطناعي، بما في ذلك استدعاء الأدوات وتنفيذ الأكواد ومعالجة البيانات وتخزين KV المؤقت وتحليل النتائج. بالنسبة للعوامل الذكية في مصانع الذكاء الاصطناعي، فإن السرعة أمر بالغ الأهمية؛ فكلما زادت سرعة تشغيل CPU للأدوات، زادت سرعة تنفيذ العامل الذكي للمهمة الحالية.
بالنسبة لمصانع الذكاء الاصطناعي، يُعد استغلال معالج GPU أثمن مورد في مراكز البيانات. أي وقت انتظار لإتمام المهام سيحد من أرباح مصنع الذكاء الاصطناعي، والأسوأ من ذلك أنه سيؤثر على استغلال GPU الذي ينتظر CPU لإتمام المهام. تحتاج مصانع الذكاء الاصطناعي إلى معالجات CPU ذات أداء فائق في الخيط الواحد لتعظيم الأرباح وأداء العوامل الذكية. كشفت NVIDIA أن معالج Rosa CPU من الجيل القادم والمُوجه للذكاء الاصطناعي العاملي سيحمل نوى Rigel المطورة ذاتياً، والمبنية على مجموعة تعليمات Arm v9.2، والتي ستتمتع بأداء نواة واحدة أفضل من نوى "Olympus" المستخدمة في معالج Vera CPU، مع الحفاظ على نفس حجم الرقاقة. تشمل التحسينات الرئيسية نقل تعليمات أكثر كفاءة، وذاكرة تخزين مؤقت L2 أكبر، وإدارة ذاكرة أكثر فعالية.
لم تكشف NVIDIA رسمياً بعد عن العدد المحدد للنوى أو نسبة الزيادة في أداء IPC لمعالج Rosa CPU، لكن التوقعات الخارجية تشير إلى أن عدد النوى سيصل إلى 128 نواة أو أكثر، وقد تتجاوز نسبة تحسن IPC 50%. للمقارنة، يحتوي معالج Vera CPU الحالي على 88 نواة من نوع Olympus، وقد حققت نواته الواحدة زيادة في أداء IPC بنحو 50% مقارنة بمعالج Grace CPU من الجيل السابق، بينما بلغ إجمالي الإنتاجية ضعف معالج Grace CPU.
على عكس معالجات x86 السائدة لمراكز البيانات التي تسلك مسار الرقاقات المتعددة (Chiplet)، يعتمد معالج Vera CPU من NVIDIA على قالب حوسبة أحادي الرقاقة (Monolithic)، مع عرض نطاق ترددي للترابط بين النوى يبلغ 3.4 تيرابايت/الثانية (أي ثلاثة أضعاف أي معالج مراكز بيانات آخر)، مما يضمن استمرار تغذية النوى النشطة بالبيانات والحفاظ على قابلية التنبؤ بحركة البيانات. من المتوقع أن يستمر معالج Rosa CPU في هذا التصميم. يشير بعض المحللين إلى أنه من خلال تطوير نوى Rigel CPU ذاتياً، تسرّع NVIDIA التخلص من اعتمادها على الملكية الفكرية العامة لـ Arm، محققةً السيطرة الذاتية على مستوى البنية الدقيقة. يمكن لمعالج Rosa CPU الاتصال بمعالج Feynman GPU من الجيل نفسه عبر تقنية NVLink-C2C بزمن انتقال فائق الانخفاض، مما يشكل عقدة حوسبة غير متجانسة ومترابطة بعمق، وهو حاجز بيئي لا يمكن لأي شركة مصنعة لمعالجات CPU طرف ثالث نسخه.
وفقاً لخطة NVIDIA، سيتم إطلاق منصة مراكز البيانات Rosa CPU + Feynman GPU في عام 2028. أما إصدار Rosa Feynman Spark الموجه للحواسيب الشخصية الاستهلاكية، فمن المخطط إطلاقه في عام 2030.
